Цифровые компоненты
Цифровые компоненты (примитивы) задаются по формату
Uxxx <mun> [(<список параметров>*)] <+узел источника питания>
+ <-узел источника питания> <список узлов>*
+
<имя модели динамики> <имя модели вход/выход>
+
[MNTYMXDLY=<вы6op
значения задержки>]
+ [IO_LEVEL=<
уровень модели интерфейса>]
Параметр
<тип>
указывает тип логического устройства (их перечень приведен ниже, например AND, NOR); в круглых скобках указываются значения одного или более параметров через запятую (например, для схемы И указывается количество входов). После списка узлов подключения логического устройства следуют имена двух, моделей. Первая модель описывает динамические свойства устройства, вторая - характеристики входных и выходных сопротивлений.
Модели
динамики
имеют ключевые слова, приведенные в табл. 4.30.
Таблица 4.30. Ключевые слова модели динамики
|
Имя модели динамики |
Тип компонента | ||||||
|
UADC |
Аналого-цифровой преобразователь | ||||||
|
UBTG |
Двунаправленный переключающий вентиль | ||||||
|
UDAC |
Цифроаналоговый преобразователь | ||||||
|
UDLY |
Цифровая линия задержки | ||||||
|
UEFF |
Триггер с динамическим управлением | ||||||
|
UGATE |
Стандартный вентиль | ||||||
|
UGFF |
Триггер с потенциальным управлением | ||||||
|
UIO |
Модель входа /выхода цифрового устройства | ||||||
|
UPLD |
Программируемые логические матрицы | ||||||
|
UROM |
Постоянное запоминающее устройство | ||||||
|
URAM |
Оперативное запоминающее устройство | ||||||
|
UTGATE |
Вентиль с тремя состояниями | ||||||
Модели вход/выход имеют ключевое слово UIO (п. 4.3.5).
Параметр
MNTYMXDLY
позволяет конкретному индивидуальному устройству назначить минимальное, типичное или максимальное значение времени задержки, указанное в спецификации модели его динамики:
0 - значение задержки, заданное параметром
DIGMNTYMX
директивы .OPTIONS (по умолчанию параметр равен 2);
1 - минимальное значение;
2 - типичное значение;
3 - максимальное значение;
4 - расчет наихудшего случая (минимум/максимум).
Параметр
IO_LEVEL
указывает тип цифроаналогового и аналого- цифрового интерфейса данного цифрового устройства:
0 - в соответствии со значением параметра
DIGIOLVL
директивы .OPTIONS (по умолчанию он равен 1);
1 - интерфейс AtoD1/DtoA1;
2 - интерфейс AtoD2/DtoA2;
3 - интерфейс AtoD3/DtoA3;
4 - интерфейс AtoD4/DtoA4.
Запаздывание сигнала
в примитивах цифровых устройств определяется в двух моделях: динамики и вход/выход.
Модель динамики определяет задержки распространения и такие временные ограничения, как время установки (setup) и удерживания (hold). Модель вход/выход задает входные и выходные сопротивления, емкости и время переключения.
Когда выход примитива соединяется с другим примитивом, общее время задержки распространения первого примитива равно сумме времени установления напряжения на его нагрузке и времени распространения сигнала, указанного в модели динамики. Время установления напряжения на нагрузке (loading delay) рассчитывается по формуле
T
нагр
=0,69R
вых
С
нагр
где R
вых
- выходное сопротивление устройства, равное
DRVH
или
DRVL
в зависимости от логического уровня на выходе; С
нагр
- сумма входных и выходных емкостей цифровых устройств
INLD, OUTLD,
подключенных к данному выводу.
Когда цифровой примитив подключен к аналоговому устройству, задержка распространения уменьшается на величину, равную времени переключения, заданного в модели вход/выход.
Минимальная длительность сигнала на входе цифрового примитива, необходимая для изменения его логического состояния, должна превышать время задержки, приведенное в модели динамики (это ограничение не относится к цифровым линиям задержки). Более короткие входные импульсы не вызовут на выходе никакого эффекта.
Пример.
Приведем описание смешанной цепи на рис. 4.33,
а:
Analog/Digital Interface Example
.ОРТ АССТ LIST LIBRARY EXPAND RELTOL=.001
.LIB DIG.LIB
VSIN 1 OSIN(05v1MEG)
U1 STIM(1,1) $G_DPWR $G_DGND 2 IO_STD
+ TIMESTEP = 10ns
+ (OC,1)LABEL=BEGIN
+ (10,0) (20,1) (3C.X) (40,0) (5C.Z)
+ 6C GOTO BEGIN -1 TIMES
X1 1 23133LA3
RL 3 0 25k
CL 3 0 5pF
.TRAN 5ns 500ns
.PRINT TRAN V(1) D(2) V(3)
.PROBE
.END
Здесь имеется обращение к библиотечному файлу моделей цифровых отечественных компонентов dig.lib5.
Обратим внимание, что цифровые ИС, даже простейшие, для которых имеются примитивы, представлены в библиотеке в виде макромоделей, имена которых совпадают с обозначением по ЕСКД (правда, в латинской транскрипции). Это позволяет пользователю не задумываться о правилах описания каждой конкретной ИС, предоставляя это разработчикам библиотек моделей.
Информация об автоматически включаемых в схему макромоделях устройств сопряжения, их именах и именах новых цифровых узлов помещается в выходном файле с расширением*.OUT:
**** Generated AtoD and DtoA Interfaces ****
* Analog/Digital interface for node 1
* Moving X1.U1:IN1 from analog node 1 to new digital
+ node 1$AtoD X$1_AtoD1 1 1$AtoDAtoD
Analog/Digital interface for node 3
Moving X1.111 :OUT1 from analog node 3 to new digital + node 3$DtoA
X$3_DtoA1 3$DtoA 3 DtoA
'Analog/Digital interface power supply subckt
X$DIGIFPWR 0 DIGIFPWR
В качестве примера расчета переходных процессов приведем фрагмент выдачи данных в табличной форме по директиве .PRINT:
TIME V(1) D(2) V(3)
0.000E+00O 0.000E+00 1 3.551 E+00
5.000E-09 1.570E-01 1 3.551 E+00
1.000E-08 3.139E-01 0 3.551 E+00
1.500E-08 4.704E-01 0 3.551 E+00
2.000E-08 6.264E-01 1 3.551 E+00
2.500E-08 7.820E-01 X 3.551 E+00
З.ОООЕ-08 9.369Е-01 X 3.551 E+00
.Перейдем теперь к описанию цифровых компонентов различных типов, сгруппировав их по следующим категориям:
многоразрядные АЦП и ЦАП;
вентили;
триггеры;
программируемые логические матрицы;
устройства памяти;
источники постоянных логических сигналов;
линии задержки;
функциональное описание цифровых устройств.
Многоразрядные АЦП
задаются по формату
Uxxx
ADC(<m>)
<список узлов> <модель динамики> + <модель вход / выход>
+
[MNTYMXDLY=<вы6op
значения задержки>]
+ [IO_LEVEL=<
уровень модели интерфейса>]
Имена узлов перечисляются в
<списке узлов>
в следующем порядке (рис. 4.26):
<+узел источника питания>, <-узел источника питания>, <аналоговый вход>, <опорное напряжение>, <"земля">, <сигнал разрешений, <сигнал преобразований, <сигнал переполнения>, <т-и разряд
>,
...,
<1-й
разряд>
Смысл остальных параметров такой же, что и для интерфейса А/Ц типа
Оххх.
Модель динамики имеет формат
.MODEL
<имя модели>
UADC
[(параметры)]
Рис. 4.26. Аналого-цифровой преобразователь
Параметры этой модели приведены в табл. 4.31 (значения по умолчанию - 0, единица измерения - с).
Таблица 4.31. Параметры модели динамики ЦАП
Идентификатор |
Параметр |
||
TPCSMN |
Время задержки запуска - запаздывание между передними фронтами импульсов разрешения и запуска, минимальное значение |
||
TPCSTY |
То же, типичное значение |
||
TPCSMX |
То же, максимальное значение |
||
TPSDMN |
Время цикла кодирования - интервал времени между передним фронтом импульса запуска и переходом выходного сигнала в новое состояние, минимальное значение |
||
TPSDTY |
То же, типичное значение |
||
TPSDMX |
То же, максимальное значение |
||
TPDSMN |
Запаздывание заднего фронта сигнала запуска относительно момента перехода выходного сигнала в новое состояние, минимальное значение |
||
TPDSMTY |
То же, типичное значение |
||
TPDSMX |
То же, максимальное значение |
||
(V(< аналоговый вход >,<" земля" >/V(< опорное напряжение >, <" земля" >)*2
m
где
т
- количество разрядов. Если это выражение больше 2
т
-1, все разряды данных и разряд переполнения примут значение 1. Если оно меньше нуля, разряды данных примут нулевое значение, а разряд переполнения - 1. Таким образом, опорное напряжение устанавливает диапазон входного напряжения АЦП.
Сигнал разрешения (convert pulse) может иметь любую, в том числе и нулевую длительность. Если цикл кодирования
t
psd
= 0, то
т
разрядов данных и разряд переполнения, не принимая неопределенного состояния, сразу принимают новое значение. Между узлами
<опорное напряжение>
и
<"земля">
включается резистор с сопротивлением, равным 1/GMIN.
Рис. 4.27. Переходные процессы в АЦП
Выборки входных напряжений производятся по переднему фронту импульса разрешения, причем скорость изменения входных напряжений не влияет на результат преобразования.
Приведем пример описания 4-разрядного АЦП:
U3 ADC(4) $G_DPWR G_DGND1 10 0 conv stat over out3 out2 outl outO DINAM IO_ADC
.MODEL DINAM UADC(
+ tpcsmn=5ns, tpcsty=8ns, tpcsmx=10ns,
+ tpsdmn=16ns, tpsdty=20ns, tpsdmx=22ns,
+ tpdsmn=4ns, tpdsty=5ns, tpdsmx=6ns)
.MODEL IO_ADQ UIO(drvh=50 drvl=50)
Многоразрядный ЦАП
задается по формату
Uxxx DAC(<m>)
<список узлов> <модель динамики>
+ <
модель вход/выход>
+
[MNTYMXDLY=<
выбор значения задержки>]
+
[IO_LEVEL=<ypoвень модели интерфейса>]
Имена узлов перечисляются в
<списке узлов>
в следующем порядке (рис. 4.28):
<+узел источника питания>, <-узел источника питания>, <аналоговый выход>, <опорное напряжение>, <" земля" >, <т-й разряд входного сигнала>, ..., <1-й разряд входного сигнала>
Модель динамики ЦАП имеет вид
.MODEL
<имя модели>
UDAC
[(параметры)]
Параметры этой модели приведены в табл. 4.32 (значения по умолчанию - 0, единица измерения - с).
Рис. 4.28. Цифроаналоговый преобразователь
Таблица 4.32. Параметры модели динамики АПЦ
Идентификатор |
Параметр |
||
TSWMN |
Время установления ( от момента изменения входного кода до момента достижения выходным напряжением уровня 0,9 установившегося значения), минимальное значение |
||
TSWTY |
То же, типичное значение |
||
TSWMX |
То же, максимальное значение |
||
<аналоговый выход>
и
<"земля">
включается источник напряжения с нулевым внутренним сопротивлением, ЭДС которого равна: ,
ч
бинарный входной сигнал (<опорное напряжение>, < земля >)
х*(бинарный входной сигнал)/2
m
Опорное напряжение определяет диапазон выходного аналогового напряжения. Между узлом источника опорного напряжения и «землей» включается сопротивление, равное 1/GMIN.
Если какой-либо разряд входного цифрового сигнала не определен, выходное напряжение равно половине разности двух напряжений. Одно из них представляет собой выходное напряжение ЦАП, если все не определенные состояния «X» заменить на «1», второе - если эти состояния заменить на логический «О». При изменении состояний всех разрядов выходное напряжение линейно изменяется в течение интервала преобразования, как показано на рис. 4.29.
Рис. 4.29. Переходные процессы в ЦАП
Вентили.
Вентили подразделяются на элементарные и сложные. Элементарные вентили имеют один или несколько входов и только один выход. Сложные вентили (сборки) содержат в одном корпусе несколько простых вентилей (рис. 4.30).
Кроме того, вентили подразделяются на два типа: стандартные вентили и вентили с тремя состояниями. Вентили с тремя состояниями управляются сигналами разрешения. Когда этот сигнал имеет уровень «0», выходной сигнал вентиля имеет неопределенный уровень «X» при высоком выходном сопротивлении Z.
Все вентили описываются по формату, приведенному в начале разд. 4.3. Стандартные вентили перечислены в табл. 4.33.
Рис. 4.30. Стандартные вентили и их сборки
Таблица 4.33. Параметры моделей стандартных вентилей
Тип |
Параметр |
Порядок перечисления выводов |
Функциональное назначение |
||
BUF |
Нет |
Bx., вых. |
Буфер |
||
INV |
Нет |
Вх., вых. |
Инвертор |
||
AND |
N |
Вх.1, вх.2,..., вых. |
Логическое И |
||
NAND |
N |
Вх.1, вх.2,..., вых. |
Логическое И-НЕ |
||
OR |
N |
Вх.1, вх.2,..., вых. |
Логическое ИЛИ |
||
NOR |
N |
Вх.1, вх.2,..., вых. |
Логическое ИЛИ-НЕ |
||
XOR |
Нет |
Вх.1, вх.2, вых. |
Исключающее ИЛИ |
||
NXOR |
Нет |
Вх.1, вх.2, вых. |
Исключающее ИЛИ-НЕ |
||
BUFA |
L |
Вх.1, вх.2,..., вых.1, вых. 2,... |
Сборка буферов |
||
INVA |
L |
Вх.1, вх.2,..., вых.1, вых. 2,... |
Сборка инверторов |
||
ANDA |
N, L |
Вх.1, вх.2,..., вых.1, вых. 2,... |
Сборка логики И |
||
NANDA |
N, L |
Вх.1, вх.2,..., вых.1, вых. 2,... |
Сборка логики И-НЕ |
||
ORA |
N, L |
Вх.1, вх.2,..., вых.1, вых. 2,... |
Сборка логики ИЛИ |
||
NORA |
N, L |
Вх.1, вх.2,..., вых.1, вых. 2,... |
Сборка логики ИЛИ-НЕ |
||
XORA |
L |
Вх.1, вх.2,..., вых.1, вых. 2,... |
Сборка логики исключающее ИЛИ |
||
NXORA |
L |
Вх.1, вх.2,..., вых.1, вых. 2,... |
Сборка логики исключающее ИЛИ-НЕ |
||
АО |
N, L |
Вх.1, вх.2,..., вых. |
Сборка логики И-ИЛИ |
||
OA |
N, L |
Вх.1, вх.2,..., вых. |
Сборка логики ИЛИ-И |
||
OAI |
N, L |
Вх.1, вх.2,..., вых. |
Сборка логики ИЛИ-И-НЕ |
||
AOI |
N, L |
Вх.1, вх.2,..., вых. |
Сборка логики И-ИЛИ-НЕ |
||
Примечание. N - количество входов, L - количество вентилей. |
|||||
.MODEL
<имя модели>
UGATE
[{параметры}]
Параметры моделей вентилей типа UGATE приведены в табл. 4.34 (значения по умолчанию - 0, единица измерения - с).
Таблица 4.34.
Параметры моделей стандартных вентилей
Идентификатор |
Параметр |
||
TPLHMN |
Задержка при переходе от низкого уровня к высокому, минимальное значение |
||
TPLHTY |
То же, типичное значение |
||
TPLHMX |
То же, максимальное значение |
||
TPHLMN |
Задержка при переходе от высокого уровня к низкому, минимальное значение |
||
TPHLTY |
То же, типичное значение |
||
TPHLMX |
То же, максимальное значение |
||
Вентили с тремя состояниями
перечислены в табл. 4.35.
Таблица 4.35. Вентили с тремя состояниями
Тип |
Параметр |
Порядок перечисления выводов |
Функциональное назначение |
||
BUF3 |
Нет |
Bx., разр., вых. |
Буфер |
||
INV3 |
Нет |
Вх., разр., вых. |
Инвертор |
||
AND3 |
N |
Вх.1, вх.2, ..., разр., вых. |
Логика И |
||
NAND3 |
N |
Вх.1, вх.2, ..., разр., вых. |
Логика И-НЕ |
||
OR3 |
N |
Вх.1, вх.2, ..., разр., вых. |
Логика ИЛИ |
||
NOR3 |
N |
Вх.1, вх.2, ..., разр., вых. |
Логика ИЛИ-НЕ |
||
XOR3 |
Нет |
Вх.1, вх.2, разр., вых. |
Исключающее ИЛИ |
||
NXOR3 |
Нет |
Вх.1, вх.2, разр., вых. |
Исключающее ИЛИ-НЕ |
||
BUF3A |
L |
Вх.1, вх.2, ..., разр., вых.1, вых. 2, ... |
Сборка буферов |
||
INV3A |
L |
Вх.1, вх.2, ..., разр., вых.1, вых. 2, ... |
Сборка инверторов |
||
AND3A |
N, L |
Вх.1, вх.2 ..... разр., вых.1, вых. 2, ... |
Сборка элементов логики И |
||
NAND3A |
N, L |
Вх.1, вх.2, ..., разр., вых.1, вых. 2, ... |
Сборка элементов логики И-НЕ |
||
OR3A |
N, L |
Вх.1, вх.2, ..., разр., вых.1, вых. 2, ... |
Сборка элементов логики ИЛИ |
||
NOR3A |
N, L |
Вх.1, вх.2, .,., разр., вых.1, вых. 2, ... |
Сборка элементов логики ИЛИ-НЕ |
||
XOR3A |
N, L |
Вх.1, вх.2, ..., разр., вых.1, вых. 2, ... |
Сборка элементов исключающее ИЛИ |
||
NXOR3A |
N, L |
Вх.1, вх.2, ..., разр., вых.1, вых. 2, ... |
Сборка элементов исключающее ИЛИ-НЕ |
||
Примечание. N - количество входов, L - количество вентилей. |
|||||
Модель динамики этих вентилей имеет формат
.MODEL
<имя модели>
UTGATE
[(параметры)]
Параметры моделей вентилей типа UTGATE приведены в табл. 4.36 (значение по умолчанию - 0, единица измерения - с).
Таблица 4.36. Параметры моделей вентилей с тремя состояниями
Идентификатор |
Параметр |
||
TPLHMN |
Задержка при переходе от низкого уровня к высокому, минимальное значение |
||
TPLHTY |
То же, типичное значение |
||
TPLHMX |
То же, максимальное значение |
||
TPHLMN |
Задержка при переходе от высокого уровня к низкому, Минимальное значение |
||
TPHLTY |
То же, типичное значение |
||
TPHLMX |
То же, максимальное значение |
||
TPLZMN |
Задержка при переходе от низкого уровня к уровню Z, минимальное значение |
||
TPLZTY |
То же, типичное значение |
||
TPLZMX |
То же, максимальное значение |
||
TPHZMN |
Задержка при переходе от высокого уровня к уровню Z, минимальное значение |
||
TPHZTY |
То же, типичное значение |
||
TPHZMX |
То же, максимальное значение |
||
TPZLMN |
Задержка при переходе от уровня Z к низкому уровню, минимальное значение |
||
TPZLTY |
То же, типичное значение |
||
TPZLMX |
То же, максимальное значение |
||
TPZHMN |
Задержка при переходе от уровня Z к высокому уровню, минимальное значение |
||
TPZHTY |
То же, типичное значение |
||
TPZHMX |
То же, максимальное значение |
||
Двунаправленные вентили.
Двунаправленный вентиль представляет собой пассивное устройство, которое соединяет или разъединяет два узла. Коммутация этих узлов определяется логическим состоянием входного управляющего узла. Устройства типа NBTG соединяют два узла при подаче на вход логической «1» и разъединяют при подаче «0». Устройства типа PBTG соединяют .два узла при подаче на вход логического «0» и разъединяют при подаче «1».Они задаются по формату
Vxxx
NBTG или PBTG
+
<+узел источника питания> <-узел источника питания>
+ <узел затвора> <узел канала 1><узел канала 2>
+ <имя модели динамики> <имя модели вход/выход>
+
[MNTYMXDLY=<
выбор значения задержки>]
+
[IO_LEVEL=<
уровень модели интерфейса>]
Эти устройства не имеют параметров, модель их динамики имеет вид MODEL
<имя модели>
UBTG
Параметры
DRVH и DRVL
модели вход/выход используются для управления ячейками запоминания заряда, сигналы с которых передаются через двунаправленные вентили. Если двунаправленный вентиль соединен с цепью, к которой подключен хотя бы один вход устройства, в модели вход/выход которого имеется параметр INLD со значением больше нуля, или выход устройства, в модели которого параметр
OUTLD
больше нуля, то эта цепь будет моделироваться как ячейка запоминания заряда.
Двунаправленные вентили имеют стандартный формат записи. Приведем пример:
U4 NBTG $G_DRWR $_DGND GATE SD1 SD2 BTG1 10_BTG . MODEL BTG1 VBTG
Триггеры.
Триггеры имеют динамическое и потенциальное управление. Каждый компонент может содержать один или несколько триггеров в корпусе, у которых общими являются сигналы установки, сброса и тактовой синхронизации (рис. 4.31).
Перечень триггеров приведен в табл. 4.37.
Рис. 4.31. Триггеры:
а - JK-триггер с отрицательным фронтом срабатывания и низким уровнем сигналов установки и сброса; б - D-триггер с положительным фронтом срабатывания и низким уровнем сигналов установки и сброса; в - синхронный двухтактный RS-триггер; г - синхронный однотактный D-триггер
Таблица 4.37. Перечень триггеров
Тип |
Параметры |
Порядок перечисления выводов |
Функциональное назначение |
||
Триггеры с динамическим управлением |
|||||
JKFF |
Количество триггеров |
S, R, С, J 1 , J 2 ..... K 1 , K 2 , .... Q 1 , Q 2 ..... Q 1 , Q 2 , ... |
JK-триггер с отрицательным фронтом срабатывания и низким уровнем сигнала установки и сброса |
||
DFF |
Количество триггеров |
S, R, С, D 1 , D 2 ..... Q 1 , Q 2 .....Q 1 , Q 2 , ... |
D-триггер с положительным фронтом срабатывания и низким уровнем сигнала установки и сброса |
||
Триггеры. с потенциальным управлением |
|||||
SRFF |
Количество триггеров |
S, R, G, S 1 , S 2 ..... R 1 , R 2 , ..., Q 1 ,Q 2 ..... Q 1 , Q2, ... |
Двухтактный синхронный RS-триггер |
||
DLTCH |
Количество триггеров |
S, R, G, D 1 , D 2 , ..., Q 1 , Q 2 , ..., Q 1 ,Q 2 , ... |
Однотактный синхронный D-триггер |
||
Модели динамики триггеров с динамическим управлением имеют формат .MODEL
<имя модели>
UEFF
[(параметры)]
Параметры модели триггеров с динамическим управлением типа UEFF приведены в табл. 4.38 (значения-по умолчанию - 0, единица измерения - с). Косая черта «/» означает «или»; например, запись S/R означает сигнал S или R.
Таблица 4.38. Параметры моделей триггеров с динамическим управлением
Идентификатор |
Параметр |
||
TPPCQLHMN |
Задержка перехода «0»->«1» со входа S/R к выходам Q/Q, минимальное значение |
||
TPPCQLHTY |
То же, типичное значение |
||
TPPCQLHMX |
То же, максимальное значение |
||
TPPCQHLMN |
Задержка перехода «1»->«0» со входа S/R к выходам Q/Q, минимальное значение |
||
TPPCQHLTY |
То же, типичное значение |
||
TPPCQHLMX |
То же, максимальное значение |
||
TWPCLMN |
Максимальная длительность сигнала «0» на входе S/R, минимальное значение |
||
TWPCLTY |
То же, типичное значение |
||
TWPCLMX |
То же, максимальное значение |
||
TPCLKQLHMN |
Задержка перехода «0»->«1» от фронта импульса С/С до выхода Q/Q, минимальное значение |
||
TPCLKQLHTY |
То же, типичное значение |
||
TPCLKQLHMX |
То же, максимальное значение |
||
Идентификатор |
Параметр |
||
TPCLKQHLMN |
Задержка перехода «1»- >«0» от фронта импульса С/С до выхода Q/Q, минимальное значение |
||
TPCLKQHLTY |
То же, типичное значение |
||
TPCLKQHLMX |
То же, максимальное значение |
||
TWCLKLMN |
Минимальная длительность сигнала «0» на входе С/С, минимальное значение |
||
TWCLKLTY |
То же, типичное значение |
||
TWCLKLMX |
То же, максимальное значение |
||
TWCLKHMN |
Минимальная длительность сигнала «1» на входе С/С, минимальное значение |
||
TWCLKHTY |
То же, типичное значение |
||
TWCLKHMX |
То же, максимальное значение |
||
TSUDCLKMN |
Время подготовки к работе по входам J/K/D перед действием фронта синхроимпульса С, минимальное значение |
||
TSUDCLKTY |
То же, типичное значение |
||
TSUDCLKMX |
То же, максимальное значение |
||
TSUPCCLKHMN |
Длительность сигнала «1» на входах S/R при действии фронта синхроимпульса С/С, минимальное значение |
||
TSUPCCLKHTY |
То же, типичное значение |
||
TSUPCCLKHMX |
То же, максимальное значение |
||
THDCLKMN |
Длительность сигнала на входе J/K/D после действия фронта синхроимпульса С/С, минимальное значение 1 |
||
THDCLKTY |
То же, типичное значение |
||
THDCLKMX |
То же, максимальное значение |
||
Модель динамики триггеров с потенциальным управлением имеет формат .MODEL
<имя модели>
UGFF
[(параметры)]
Параметры моделей триггеров с потенциальным управлением типа UGFF приведены в табл. 4.39 (значения по умолчанию - 0, единица измерения - с).
Таблица 4.39. Параметры моделей триггеров с потенциальным управлением
Идентификатор |
Параметр |
||
TPPCQLHMN |
Задержка перехода «0»->«1» со входа S/R к выходам Q/Q, минимальное значение |
||
TPPCQLHTY |
То же, типичное значение |
||
TPPCQLHMX |
То же, максимальное значение |
||
TPPCQHLMN |
Задержка перехода «1»- »«0» со входа S/R к выходам Q/Q, минимальное значение |
||
TPPCQHLTY |
То же, типичное значение |
||
Идентификатор |
Параметр |
||
TPPCQHLMX |
To же, максимальное значение |
||
TWPCLMN |
Минимальная длительность сигнала «0» на входе S/R, минимальное значение |
||
TWPCLTY |
То же, типичное значение |
||
TWPCLMX |
То же, максимальное значение |
||
TPGQLHMN |
Задержка перехода «0»->«1» от фронта импульса синхронизации G до выхода Q/Q, минимальное значение |
||
TPGQLHTY |
То же, типичное значение |
||
TPGQLHMX |
То же, максимальное значение |
||
TPGQHLMN |
Задержка перехода «1»->«0» от фронта импульса синхронизации G до выхода Q/Q, минимальное значение |
||
TPGQHLTY |
То же, типичное значение |
||
TPGQHLMX |
То же, максимальное значение |
||
TPDQLHMN |
Задержка перехода «0»->«1» от входа S/R/D до выхода Q/Q |
||
TPDQLHTY , |
То же, типичное значение |
||
TPDQLHMX |
То же, максимальное значение |
||
TPDQHLMN |
Задержка перехода «1»->«0» от входа S/R/D до выхода Q/Q |
||
TPDQHLTY |
То же, типичное значение |
||
TPDQHLMX |
То же, максимальное значение |
||
TWGHMN |
Минимальная длительность сигнала «1» на входе G, минимальное значение |
||
TWGHTY |
То же, типичное значение |
||
TWGHMX |
То же, максимальное значение |
||
TSUDGMN |
Время подготовки к работе по входам S/R/D перед действием фронта синхроимпульса G, минимальное значение |
||
TSUDGTY |
То же, типичное значение |
||
TSUDGMX |
То же, максимальное значение |
||
TSUPCGHMN |
Длительность сигнала «1» на входах S/R при действии фронта синхроимпульса G, минимальное значение |
||
TSUPCGHTY |
То же, типичное значение |
||
TSUPCGHMX |
То же, максимальное значение |
||
THDGMN |
Длительность сигнала на входе S/R/D после действия фронта синхроимпульса G, минимальное значение |
||
THDGTY |
То же, типичное значение |
||
THDGMX |
То же, максимальное значение |
||
По умолчанию в начальный момент времени выходные состояния триггеров приняты неопределенными (состояния X). Они остаются таковыми до подачи сигналов установки или сброса или перехода триггера в определенное состояние.
Определенное начальное состояние триггеров устанавливается с помощью параметра
DIGINITSTATE
директивы .OPTIONS.
В моделях триггеров имеются параметры, характеризующие минимальные длительности сигналов установки и сброса и минимальную длительность импульсов. Если эти параметры больше нуля, то в процессе моделирования измеренные значения длительностей импульсов сравниваются с заданными данными и при наличии слишком коротких импульсов на экран выдаются предупреждающие сообщения (Warning messages), которые также передаются в программу Probe и заносятся в выходной файл с расширением *OUT.
Программируемые логические матрицы.
Программируемые логические матрицы (ПЛМ, PLA - Programmable Logic Arrays) имеют ряд входов, которые формируют столбцы матрицы, и ряд выходов, образующих строки. Каждый выход (строка) управляется одним логическим элементом. Совокупность управляющих сигналов составляют программу для ПЛМ, которая определяет, какие входы соединяются с логическими элементами. В состав примитивов ПЛМ входят только однотипные вентили (И, ИЛИ, И-НЕ и т.п.), поэтому реальные ИС ПЛМ составляются из нескольких примитивов в виде макромоделей.
Программа ПЛМ вводится в задание на моделирование двояко:
предварительно записав ее в файл в формате JEDEC и указав его имя в описании примитива конкретной ПЛМ;
включив данные программы непосредственно в описание ПЛМ (используя конструкцию DATA=...), что менее удобно.
Однако при использовании библиотек, в которых ПЛМ оформлены в виде макромоделей, пользователю не нужно разбираться в деталях их моделей - достаточно указать имя модели ПЛМ, список узлов включениями с помощью опции TEXT указать имя JEDEC-файла, содержащего описание программы ПЛМ, как показано на следующем примере:
Х1 IN1 IN2 IN3 IN4 IN5 IN6 IN7 IN8 IN9 IN10 IN11 IN12 IN13 IN14
+ OUT1 OUT2 OUT3 OUT4 PAL14H4 TEXT: JEDEC_FILE = "myprog.jed"
Здесь в схему включена ПЛМ типа PAL14H4, .программируемая из файла myprog. jed. Примитивы ПЛМ вводятся в задание на моделирование предложением:
Uххх <тип ПЛМ> (<количество входов>,<количество выходов>)
+ <+узел источника питания> <-узел источника питания>
+ <входной узел>* <выходной узел>*
+ <имя модели динамики> <имя модели вход/выход>
+ [FILЕ=<имя файла>]
+
[DАТА=<флаг
системы счисления> $ <данные программы>$]
+
[MNTYMXDLY= <
выбор значения задержки>]
+ [IO_LEVEL=<
уровень модели интерфейса>]
Имеются ПЛМ следующих типов:
PLAND - матрица логики И; PLOR - матрица логики ИЛИ;
Рис. 4.32. Программируемая логическая матрица
PLXOR - матрица логики исключающее ИЛИ;
PLNAND - матрица логики И-НЕ;
PLNOR - матрица логики ИЛИ-НЕ;
PLNXOR - матрица логики исключающее ИЛИ-НЕ;
PLANDC - матрица логики И, содержащая для каждого входа столбцы прямого и дополнительного кода;
PLORC - матрица логики ИЛИ, содержащая для каждого входа столбцы прямого и дополнительного кода;
PLXORC - матрица логики исключающее ИЛИ, содержащая для. каждого входа столбцы прямого и дополнительного кода;
PLNANDC - матрица логики И-НЕ, содержащая для каждого входа столбцы прямого и дополнительного кода;
PLNORC - матрица логики ИЛИ-НЕ, содержащая для каждого входа столбцы прямого и дополнительного кода;
PLNXORC - матрица логики исключающее ИЛИ, содержащая для каждого входа столбцы прямого и дополнительного кода.
После ключевого слова FILE указывается
имя файла
в формате JEDEC, в котором записана программа ПЛМ. Оно может быть указано как текстовая, константа (и тогда заключается в кавычки " ") или как текстовое выражение (заключается между вертикальными черточками | |). Если приведена опция FILE, то любые данные, приведенные после опции DATA, игнорируются.
Способ адресации, принятый в файле JEDEC для расположения данных, определяется параметрами модели динамики.
Флаг системы счисления
принимает значения:
В - двоичная система счисления;
О - восьмеричная система счисления (бит старшего разряда расположен по младшему адресу);
X - шестнадцатеричная система счисления (бит старшего разряда расположен по младшему адресу).
Данные программы
помещаются между знаками доллара $ и могут располагаться как слитно, так и разделяться одним или несколькими пробелами. Поток данных начинается с нулевого адреса, по которому программируется соединение первого входа с вентилем, управляющим первым выходом. Наличие «0» означает, что вход не подсоединен к вентилю, а «1» - наличие такого соединения (изначально все входы не подсоединены ни к каким выходам). Данные по следующему адресу управляют соединением дополнения первого входа к вентилю, управляющему первым выходом (только для ПЛМ с прямыми и дополнительными входами), или второго входа, подключенного к вентилю, управляющему первым выходом. Каждая дополнительная «1» или «0» программирует соединение следующего входа или его дополнения с вентилем, управляющим первым выходом, до тех пор, пока не переберут все входы (и их дополнения). Последующие данные программируют соединения входов со вторым выходом и т.д. Модель динамики ПЛМ имеет формат
.MODEL
<имя модели динамики>
UPLD
{(параметры модели динамики)}
Параметры этой модели приведены в табл. 4.40.
Таблица 4.40. Параметры модели динамики ПЛМ
Идентификатор |
Параметр |
Значение по умолчанию |
Единица измерения |
||
TPLHMN |
Время задержки на выход при переключении 0->1, минимальное значение |
0 |
с |
||
TPLHTY |
То же, типичное значение |
0 |
с |
||
TPLHMX |
То же, максимальное значение |
0 |
с |
||
TPHLMN |
Время задержки на выход при переключении 1->0, минимальное значение |
0 |
с |
||
TPHLTY |
То же, типичное значение |
0 |
с |
||
TPHLMX |
То же, максимальное значение |
0 |
с |
||
OFFSET |
Адрес данных, управляющих подключением первого входа к первому выходу (в файле JEDEC) |
0 |
- |
||
COMPOFFSET |
Адрес данных, управляющих подключением дополнения первого входа к первому выходу (в файле JEDEC) |
1 |
- |
||
INSCALE |
Количество адресов для программирования изменения состояния каждого входа (в файле JEDEC) |
1 |
- |
||
OUTSCALE |
Количество адресов в файле JEDEC для программирования изменения состояния каждого выхода (вентиля) |
2 |
- |
||
Приведем пример дешифратора 3x8 (рис. 4.33). Входные узлы обозначим IN1 (старший разряд), IN2, IN3 (младший разряд). Если все входы находятся в состоянии «0», выход OUT1=«1». Если IN1 и IN2 - в состоянии «0», a IN3 - в состоянии «1», OUT2=«1» и т.д. Данные программы для удобства чтения записаны в виде массива. В комментариях сверху от программы указаны имена входных узлов, находящихся в состоянии «1» - true (Т) и «0» - false (F, дополнительный код); в комментариях в конце строк указаны имена выходных узлов, управляемых вентилем.
Рис. 4.33. Дешифратор 3x8, реализованный на ПЛМ
UDECODE PLANDC(3,8); 3 входа, 8 выходов
+ $G_DPWR $G_DGND ; Узлы источника питания и "земли"
+ IN1 IN2 IN3 ; Входы
+ OUT1 OUT2 OUT3 OUT4 OUT5 OUT6 OUT7 OUT8 ; Выходы
+ PLD_MDL ; Имя модели динамики ПЛМ
+ IO_STD ; Имя модели вход/выход ПЛМ
+ DATA=B$ ; Данные программы ПЛМ
*IN1 IN2IN3
* TF TF TF
+ 01 01 01 ; OUT1
+ 01 01 10;OUT2
+ 01 1001 ;OUT3
+ 01 1010;OUT4
+ 1001 01 ;OUT5
+ 1001 10;OUT6
+ 101001 ;OUT7
+ 10 10 10$;OUT8
.MODEL PLD_MDL UPLD(...); Определение модели динамики ПЛМ
Запоминающие устройства.
Запоминающие устройства (ЗУ) подразделяются на постоянные ЗУ (ROM, Read Only Memories) и оперативные ЗУ (RAM, Random Access Read-Write Memories).
Постоянные запоминающие устройства (ПЗУ).
Существует два способа записи данных в ПЗУ для последующего моделирования:
обычно данные предварительно записываются в файл в формате Intel Hex и перед началом моделирования они из него считываются;
данные записываются непосредственно в описании ПЗУ с помощью конструкции DATA=...
ПЗУ (рис. 4.44) вводится в задание на моделирование предложением
Uxxx
ROM
(<количество адресных входов>,<количество выходов>) + <+узел источника питания> <-узел источника питания> + <вход разрешения чтения>
+ <старший разряд адреса> . . .<младший разряд адреса> + <старший разряд выхода> . . <младший разряд выхода> +,<имя модели динамики> <имя модели вход/выход> - + [FILE=<имя файла>]
+
[DАТА=<флаг
системы счисления>$<данные программы>$] +
[MNTYMXDLY=<
выбор значения задержки>]
+ [IO_LEVEL=<
уровень модели интерфейса>]
Рис. 4.34. Постоянное запоминающее устройство
После ключевого слова FILE указывается
имя файла
в формате Intel Hex, в котором записаны данные ПЗУ. Оно может быть указано как текстовая константа (и тогда заключается в кавычки " ") или как текстовое выражение (заключается между вертикальными черточками | |). Если приведена опция FILE, то любые данные, приведенные после опции DATA, игнорируются.
Флаг системы счисления
принимает значения:
В - двоичная система счисления;
О - восьмеричная система счисления (бит старшего разряда расположен по младшему адресу);
X - шестнадцатеричная система счисления (бит старшего разряда расположен по младшему адресу).
Данные программы помещаются между знаками доллара $ и могут располагаться как слитно, так и разделяться одним или несколькими пробелами. Поток данных начинается с нулевого адреса, по которому размещается первый разряд данных. Следующий бит относится ко второму разряду данных и так до тех пор, пока не будут определены состояния всех разрядов по этому адресу. После этого перечисляются данные по следующему адресу и т.д.
Модель динамики
ПЗУ имеет формат:
.MODEL
<имя модели динамики>
UROM
[(параметры модели динамики)]
Параметры этой модели приведены в табл. 4.41 (значения по умолчанию - О, единица измерения - с).
Таблица 4.41. Параметры модели динамики ПЗУ
Идентификатор |
Параметр |
||
TPADHMN |
Время выборки адреса при переключении входных данных 0->1, минимальное значение |
||
TPADHTY |
То же, типичное значение |
||
TPADHMX |
То же, максимальное значение |
||
TPADLMN |
Время выборки адреса при переключении входных данных 1->0, минимальное значение |
||
TPADLTY |
То же, типичное значение |
||
TPADLMX |
То же, максимальное значение |
||
TPEDHMN |
Время выборки разрешения при переключении выходов Z- >1, минимальное значение |
||
TPEDHTY |
То же, типичное значение |
||
TPEDHMX |
То же, максимальное значение |
||
TPEDLMN |
Время выборки разрешения при переключении выходов Z- >0, минимальное значение |
||
TPEDLTY |
То же, типичное значение |
||
TPEDLMX |
То же, максимальное значение |
||
TPEDHZMN |
Время выборки разрешения при переключении выходов 1->Z, минимальное значение |
||
TPEDHZTY |
То же, типичное значение |
||
TPEDHZMX |
То же, максимальное значение |
||
TPEDLZMN |
Время выборки разрешения при переключении выходов 0->Z, минимальное значение |
||
TPEDLZTY |
То же, типичное значение |
||
TPEDLZMX |
То же, максимальное значение |
||
Переходные процессы при считывании из ПЗУ показаны на рис. 4.35. На вход разрешения чтения необходимо подать «1», а состояния узлов выходных данных изменяются от состояния высокого импеданса Z до соответствующего состояния спустя некоторое время
i
PED
.
В течение времени, пока сигнал разрешения чтения
находится в состоянии «1», сигналы адреса могут изменяться, и если это так, то новые данные доступны на выходах через некоторое время задержки
t
PAD
.
Рис. 4.35. Переходные процессы в ПЗУ
Приведем пример ПЗУ 8x8:
UMULTIPLY ROM (8, 8); Модель ПЗУ 256 8 раз рядов
+ $G_DPWR $G_DGND ; Узлы источника питания и "земли"
+ ENABLE ; Вход разрешения чтения
+ AIN3 AIN2 AIN1 AINO ; Первые 4 бита адреса
+ BIN3 BIN2 BIN1 BINO ; Вторые 4 бита адреса
+ OUT? OUT6 OUT5 OUT4 OUT3 OUT2 OUT1 OUTO ; Выходы
+ ROM_MDL ; Имя модели динамики
+ IO_STD ; Имя модели вход/выход
+ DATA=X$
Данные в шестнадцатеричном коде: *01 23456789ABCDEF
+ 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 ;
А=0 + 00 01 02 03 04 05 06 07 08 09 ОА 0В ОС OD OE OF ;
А=1 + 00 02 04 06 08 ОА ОС ОЕ 10 12 14 16 18 1А 1C 1Е ;
А=2 + 00 03 06 09 ОС OF 12 15 18 1В 1Е 21 24 27 2А 2D ;
А=3 + 00 04 08 ОС 10 14 18 1C 20 24 28 2С 30 34 38 ЗС ;
А=4 + 00050AOF 14 19 1Е 23 28 2D 32 37 ЗС 41 464В ;
А=5 + 00 06 ОС 12 18 1Е 24 2А 30 36 ЗС 42 48 4Е 54 5А ;
А=6 + 00 07 ОЕ 15 1C 23 2А 31 38 3F 46 4D 54 58 62 69 ;
А=7 + 00 08 10 18 20 28 30 38 40 48 50 58 60 68 70 78 ;
А=8 + 00 09 12 1В 24 2D 36 3F 48 51 5А 63 6С 75 7Е 87 ;
А=9 + 00 ОА 14 1Е 28 32 ЗС 46 50 5А 64 6Е 78 82 8С 96 ;
А=А + 00 0В 16 21 2С 37 42 4D 58 63 6Е 79 84 8F 9А А5 ;
А=В + 00 ОС 18 24 30 ЗС 48 54 60 6С 78 84 90 9С А8 В4 ;
А=С + 00 OD 1А 27 34 41 4Е 5В 68 75 82 8F 9С А9 В6 СЗ ;
A=D + 00 ОЕ 1C 2А 38 46 54 62 70 7Е 8С 9А А8 В6 С4 D2 ;
А=Е + 00 OF 1Е 2D ЗС 48 5А 69 78 87 96 А5 В4 СЗ D1 Е1$ ;
A=F .MODEL ROM_MDL UROM (...)
Оперативные запоминающие устройства (ОЗУ)
.
Обычно в начальный момент времени в ОЗУ устанавливаются произвольные данные по всем адресам. Существует два способа записи начальных данных в ОЗУ при моделировании:
данные предварительно записываются в файл в формате Intel Hex и перед началом моделирования из него считываются;
данные записываются непосредственно в описании ОЗУ с помощью конструкции DATA=...
ОЗУ (рис. 4.36) вводится в задание на моделирование предложением
UxxxRAM. (<количество адресных входов>, <количество выходов>)
+ <+узел источника питания> <-узел источника питания>
+ <вход разрешения чтения> <вход разрешения записи>
+
<старший разряд адреса>. . . <младший разряд адреса>
+ <старший разряд входа данных>...<младший разряд входа данных>
+ <старший разряд выхода> . . . младший разряд выхода>
+ <имя модели динамики> <имя модели вход/выход>
+
[FILЕ=<имя
файла>]
+
[DАТА=<<флаг
системы счисления>$<данные программы>$ ]
+
[MNTYMXDLY=<
выбор значения задержки>]
+
[IO_LEVEL=<
уровень модели интерфейса>]
Рис. 4.36. Оперативное запоминающее устройство
После ключевого слова FILE указывается
имя файла
в формате Intel Hex, в котором записаны данные ЗУ. Оно может быть указано как текстовая константа (и тогда заключается в кавычки " ") или как текстовое выражение (заключается между вертикальными черточками | |). Если приведена опция FILE, то любые данные, приведенные после опции DATA, игнорируются.
Флаг системы счисления
принимает значения:
В - двоичная система счисления;
О - восьмеричная система счисления (бит старшего разряда расположен по младшему адресу);
X - шестнадцатеричная система счисления (бит старшего разряда расположен по младшему адресу).
Данные программы
помещаются между знаками доллара $ и могут располагаться как слитно, так и разделяться одним или несколькими пробелами.
Поток данных начинается с нулевого адреса, по которому размещается первый разряд данных. Следующий бит относится ко второму разряду данных, и так до тех пор, пока не будут определены состояния всех разрядов по этому адресу. После этого перечисляются данные по следующему адресу и т.д., как и в ПЗУ.
Модель ОЗУ состоит из двух секций записи и считывания данных, которые имеют различные выводы для подачи сигналов разрешения, различные выводы для записи и считывания данных и общие выводы адреса (рис. 4.36).
При записи данных
в ОЗУ необходимо сначала подать сигналы на адресные входы и входы данных и не изменять их в течение определенного времени - времени установления
t
SUAEW
и
t
SUDEW
соответственно, после чего установить «1» на входе разрешения записи. Этот сигнал должен удерживаться в течение некоторого минимального интервала времени
t
WEW
и затем может быть сброшен в «О». При этом сигналы адреса и данных не должны изменяться в течение времени, когда сигнал разрешения записи находится в состоянии «1» и удерживается еще некоторое время
t
HAEW
и
t
HDEW
,
прежде чем измениться.
Для
чтения из ОЗУ
на вход разрешения чтения необходимо подать «1», после чего состояния узлов выходных данных изменяются от состояния высокого импеданса Z до соответствующего состояния спустя некоторое время
t
PED
.
В течение времени, пока сигнал разрешения чтения находится в состоянии «1», сигналы адреса могут изменяться, и если это так, то новые данные доступны на выходах через некоторое время задержки
t
PAD
.
В модели ОЗУ ничто не препятствует одновременно установить «1» на входах разрешения чтения и записи, хотя в большинстве реальных ОЗУ это не допускается. Новые считанные данные посылаются на выходы данных после перехода сигнала разрешения записи из «1» в «О».
Модель динамики ОЗУ
имеет формат
.MODEL
<имя модели динамики>
URAM
[(параметры модели динамики)]
Параметры этой модели приведены в табл. 4.42 (значения по умолчанию - 0, единица измерения - с).
Таблица 4.42. Параметры модели динамики ОЗУ
Идентификатор |
Параметр |
Идентификатор |
Параметр |
||
TPADHMN |
Время выборки адреса при переключении выходов 0->1, минимальное значение |
TSUDEWMN |
Время установления данных относительно переднего фронта сигнала разрешения, минимальное значение |
||
TPADHTY |
То же, типичное значение |
TSUDEWTY |
То же, типичное значение |
||
TPADHMX |
То же, максимальное значение |
TSUDEWMX |
То же, максимальное значение |
||
TPADLMN |
Время выборки адреса при переключении выходов 1->0, минимальное значение |
TSUAEWMN |
Время установления адреса относительно переднего фронта сигнала разрешения, минимальное значение |
||
TPADLTY |
То же, типичное значение |
TSUAEWTY |
То же, типичное значение |
||
TPADLMX |
То же, максимальное значение |
TSUAEWMX |
То же, максимальное значение |
||
TPERDHMN 1.. |
Время выборки разрешения при переключении выходов Z->1, минимальное значение |
TWEWHMN |
Длительность сигнала разрешения при записи 1, минимальное значение |
||
TPERDHTY |
То же, типичное значение |
TWEWHTY |
То же, типичное значение |
||
TPERDHMX |
То же, максимальное значение |
TWEWHMX |
То же, максимальное значение |
||
TPERDLMN |
Время выборки разрешения при переключении выходов Z- >0, минимальное значение |
TWEWLMN |
Длительность сигнала разрешения при записи 0, минимальное значение |
||
TPERDLTY |
То же, типичное значение |
TWEWLTY |
То же, типичное значение |
||
TPERDLMX |
То же, максимальное значение |
TWEWLMX |
То же, максимальное значение |
||
TPERDHZMN |
Время выборки разрешения при переключении выходов 1- >Z, минимальное значение |
THDEWMN |
Время удержания входных данных относительно заднего фронта сигнала разрешения записи, минимальное значение |
||
TPERDHZTY |
То же, типичное значение |
THDEWTY |
То же, типичное значение |
||
TPERDHZMX |
То же, максимальное значение |
THDEWMX |
То же, максимальное значение |
||
TPERDLZMN |
Время выборки разрешения при переключении выходов 0->Z, минимальное значение |
THAEWMN |
Время удержания адреса по отношению к заднему фронту сигнала разрешения записи, минимальное значение |
||
TPERDLZTY |
То же, типичное значение |
THAEWTY |
То же, типичное значение |
||
TPERDLZMX |
То же, максимальное значение |
THAEWMX |
То же, максимальное значение |
||
Прочие устройства.
Источники постоянных логических сигналов.
Эти компоненты имеют выходы, но не имеют входов. Логический уровень выходного сигнала равен «1» для источников типа PULLUP и «О» для источников типа PULLDN.
Внутренние сопротивления источников задаются при описании модели вход/выход. Модель динамики эти источники не имеют. Приведем в табл. 4.43 их описание.
Таблица 4.43. Источники постоянных логических сигналов
Тип |
Параметр |
Порядок перечисления выводов |
Функциональное назначение |
||
PULLUP |
Количество источников логического сигнала «1» |
Вых.1, вых. 2, ... |
Матрица источников |
||
PULLDN |
Количество источников логического сигнала «0» |
Вых.1, вых. 2, ... |
Матрица источников |
||
U4 PULLUP(2) $G_DPWR $G_DGND PINO PIN1 R2K ; Два источника «1»
U5 PULLDN(4) $G_DPWR $G_DGND BUSO, BUS1, BUS2, BUSS R50 ; Четыре источника «О»
.MODEL R2K UIO (drvh=2K)
.MODEL R50 UIO (drvl=50)
Цифровые линии задержки.
Они осуществляют задержку входного сигнала любой длительности (заметим, что вентили не пропускают импульсы, длительность которых меньше времени задержки). Линии задержки имеют тип DLYNE, в списке узлов после перечисления узлов подключения источника питания указываются
<узел входа>
и
<узел выхода>.
Модель динамики линии задержки имеет форму
.MODEL
<имя модели>
UDLY
[(параметры)]
Параметры линия задержки приведены в табл. 4.44 (значение по умолчанию - 0, единица измерения - с).
Таблица 4.44. Параметры цифровых линий задержки
Идентификатор |
Параметр |
||
DLYMN |
Минимальная задержка |
||
DLYTY |
Типичная задержка |
||
DLYMX |
Максимальная задержка |
||
