Цифроаналоговый интерфейс
Цифроаналоговый интерфейс предназначен для преобразования логического уровня выходных сигналов цифровых компонентов («1», «О», «X», «R», «F» или «Z») в аналоговое напряжение, как показано на рис. 4.24, б. Эти устройства вклю-
Рис. 4.25. Нелинейная модель входной цепи цифрового компонента
чают на входе аналоговых компонентов. Аналоговое напряжение образуется с помощью источника опорного напряжения и делителя на резисторах, сопротивления которых изменяются программно в соответствии с логическим уровнем цифрового сигнала. Информация о логическом уровне сигнала может быть получена из двух источников:
в процессе расчета временной диаграммы логических устройств с помощью программы PSpice;
из файла, который создан предварительно вручную или образован в результате моделирования в предыдущем сеансе работы с программой.
В связи с этим цифроаналоговый интерфейс описывается двояко. При взаимодействии аналоговых и цифровых компонентов в процессе моделирования его описание имеет вид (digital input: digital-to-anaiog):
Nxxx <узел интерфейса>
<-узел источника опорного напряжения> +
<+узел источника опорного напряжения> <имя модели Ц/А> + DGTLNET-<uмя цифрового узла> <имя модели вход/выход> + [IS=<начальное состояние>]
При управлении из файла описание цифро-аналогового интерфейса имеет формат
Nxxx <узел интерфейса>
<-узел источника опорного напряжения>
+
<+узел источника опорного напряжения> <имя модели Ц/А>
+ [SIGNA.ME=<имя цифрового сигнала>]
[IS=<
начальное состояние>]
Например
N1 ANALOG DIGITALJ3ND U_REFDIN_133 DGTLNET=13 IO_STD N271516 FROIVMTL ;
Данные передаются из файла, имя которого + указано в модели FROM_TTL
Модель цифроаналогового интерфейса описывается предложением
.MODEL
<имя модели Ц/А>
DINPUT
[<параметры модели>]
Параметры модели цифроаналогового интерфейса приведены в табл. 4.26.
Таблица 4.26. Параметры цифроаналого интерфейса
Идентификатор |
Параметр |
Значение по умолчанию |
Единица измерения |
||
CLO |
Емкость между выходным узлом и «землей» |
0 |
Ф |
||
CHI |
Емкость между выходным узлом и источником питания |
0 |
Ф |
||
SONAME |
Имя состояния логический «0» |
- |
- |
||
SOTSW |
Время переключения в состояние «0» |
- |
с |
||
SORLO |
Сопротивление между выходным узлом и «землей» в состоянии «0» |
- |
Ом |
||
SORHI |
Сопротивление между выходным узлом и источником питания в состоянии «0» |
- |
Ом |
||
S1NAME |
Имя состояния логическая «1» |
- |
- |
||
S1TSW |
Время переключения в состояние «1» |
- |
с |
||
S1RLO |
Сопротивление между выходным узлом и «землей» в состоянии «1» |
- |
Ом |
||
S1RHI |
Сопротивление между выходным узлом и источником питания в состоянии «1» |
- |
Ом |
||
. . . |
|||||
S19NAME |
Имя логического состояния «19» |
- |
- |
||
S19TSW |
Время переключения в состояние «19» |
- |
с |
||
S19RLO |
Сопротивление между выходным узлом и «землей» в состоянии «19» |
- |
Ом |
||
S19RHI |
Сопротивление между выходным узлом и источником питания в состоянии «19» |
- |
Ом |
||
FILE |
Имя файла с цифровыми сигналами ( только при чтении из файла) |
- |
- |
||
FORMAT |
Код формата входного файла (только при чтении из файла) |
1 |
- |
||
TIMESTEP |
Интервал времени между соседними отсчетами цифрового сигнала в файле (только при чтении из файла) |
10- 9 |
с |
||
DGTNЕТ=<имя
цифрового узла> <имя модели вход/выход>
указывает имя цифрового узла, к которому подсоединен интерфейс Ц/А, и имя модели входного/выходного сопротивления соответствующего цифрового компонента (см.
ниже).
Начальное логическое состояние управляющего цифрового узла в момент времени
t -
0 определяется режимом схемы по постоянному току. Изменение этого состояния при необходимости производится с помощью необязательной опции
IS=<
начальное состояние>
Параметры модели
FILE, FORMAT и TIMESTEP
используются только при управлении из файла. При этом управление производится цифровым сигналом, имя которого указано в необязательной опции
SIGNAME=<имя
цифрового сигнала>
В ее отсутствие управление осуществляется сигналом, имя которого образовано символами
ххх,
находящимися справа от префикса N имени цифро-аналогового интерфейса
Nxxx.
На рис. 4.24,
б
изображена схема замещения выходного каскада цифровых ИС. Сопротивления резисторов изменяются в соответствии с логическим уровнем управляющего цифрового узла. При его изменении сопротивления резисторов плавно изменяются по экспоненциальному закону с постоянной времени, которая определяется длительностью переключения, указанной в модели DINPUT. Эти сопротивления рассчитываются по формулам
RLO = R
вых
E
п
/ (E
п
- U
вых
);
RHI = R
ВЫХ
Е
п
/ U
вых
,
где R
вых
и U
ВЫХ
- выходное сопротивление и уровень выходного напряжения в данном логическом состоянии,
Е
п
- напряжение источника питания.
К управляющему цифровому узлу не должны подключаться какие-либо аналоговые компоненты, так как между ними автоматически будет включен аналого-цифровой интерфейс и цифровой узел отсоединится.
В процессе моделирования логические состояния управляющего цифрового узла получают имена «0», «1», «X», «R», «F» и «Z». Моделирование прерывается, если хотя бы одно из этих состояний не указано в перечне спецификаций
SnNAME, SnTSW, SnRLO и SnRHI
Логическое состояние входного цифрового сигнала можно просмотреть с помощью программы Probe на аналоговом экране, указывая
в
качестве имени переменной
B(Nxxx).
Значение
E(Nxxx)
равно 0.0, если текущее состояние
SONAME
равно 1.0 в состоянии
S1NAME
и т.д. до 19.0. Однако логические состояния входных цифровых узлов удобнее выводить на цифровой экран программы Probe.
<
